為什么晶振頻率不準(zhǔn)確？是什么影響了頻率偏移？

晶振（晶體振蕩器）在數(shù)字電路設(shè)計中占據(jù)著舉足輕重的地位，被譽(yù)為“數(shù)字電路的心臟”。它作用是為系統(tǒng)提供基本的時鐘信號，是一種利用石英晶體的壓電效應(yīng)制成的電子元件。在晶振電路設(shè)計過程中，選擇合適的晶振、合理配置電路參數(shù)、確保晶振的穩(wěn)定運(yùn)行，都是設(shè)計師們需要重點(diǎn)關(guān)注和精細(xì)調(diào)整的重要環(huán)節(jié)。

但是,很多工程師對晶振以及外圍電路的設(shè)計并不十分了解，憑感覺設(shè)計之后，造成產(chǎn)品工作異常，卻又找不到原因，那么可能是晶振電路設(shè)計的問題。愛普生資深的FAE們憑借多年的經(jīng)驗(yàn)，總結(jié)出了晶振電路設(shè)計的三點(diǎn)技巧，今天探討三點(diǎn)技巧之一：為什么晶振頻率不準(zhǔn)確？是什么影響了頻率偏移？

1、是什么造成了頻率偏差？

(1)當(dāng)你把晶體連接到振蕩電路時，可能經(jīng)歷過頻率的偏差

例如：一個室溫頻率容差為±10x10-6的水晶單元被連接到振蕩電路中

振蕩頻率卻顯示為-40x10-6，為什么？讓我們探究一下可能的因素。

首先，晶體的負(fù)載電容，既CL值是否正確?

振蕩電路的CL值=晶體單元的CL值

如果CL值不匹配，振蕩頻率會偏移可能超過10x10-6/pF.；

例如：如果CL值為6 pF的晶體單元連接到10 pF的振蕩電路中，

振蕩頻率會變成大約-40x10-6。

(2)振蕩電路中的變化也不能忽視

CL可以通過下面的公式計算：

CL=(Cg xCd)/(Cg+Cd)+Cs

Cs:PCB雜散電容

IC內(nèi)置電容

CL會隨著Cg,Cd,Cs而變化。如果CL變化±1pf,在圖表中水晶單元的振蕩頻率會變化±10x10-6。

2、激勵功率

(1)如果激勵功率設(shè)置過高，振蕩頻率會偏差或R1(ESR)值會升高

我們建議在激勵功率的規(guī)格內(nèi)去設(shè)置它；

(2)什么是激勵功率?

激勵功率表示使晶體單元振蕩所需的電能，可以使用以下公式計算激勵功率(P)=|²x Re；

激勵功率(P)=I²x Re；

其中，“I”代表流過晶體單元的電流，“Re”代表晶體單元的有效電阻Re=R1x(1+Co/CL)²。

3、測量方法，如何測試？

如果無法在緩沖器輸出端進(jìn)行測量，請嘗試在晶體單元的Cd端進(jìn)行測量我們建議使用寄生電容較小的FET探頭。

4、測量方法需要使用參考時鐘

(1)參考時鐘有什么用處呢？

您需要用一個精度高于被測振蕩器的參考源來評價它；

如果可能，我們建議使用OCXO或精度更高的參考時鐘。

(2)為什么需要參考時鐘？

頻率是以單位時間內(nèi)振動的次數(shù)來衡量，參考時鐘可以對應(yīng)正確的單位時間如果單位時間不準(zhǔn)確，則測量的頻率也會不準(zhǔn)確。

5、在使用晶振時，需要注意以下幾點(diǎn)：

(1)布局合理：晶振應(yīng)遠(yuǎn)離板邊以防止掉落或受撞擊導(dǎo)致破損，并盡量靠近MCU布局以減小信號傳輸?shù)难舆t和干擾。

(2)電源穩(wěn)定：穩(wěn)定的電源電壓是確保晶振頻率準(zhǔn)確性的重要條件。

(3)避免干擾：應(yīng)采取適當(dāng)?shù)钠帘魏透綦x措施以減少電磁干擾對晶振的影響。

(4)定期校準(zhǔn)：對于需要高精度計時的應(yīng)用，應(yīng)定期對晶振進(jìn)行校準(zhǔn)以確保其準(zhǔn)確性。

由此可見，晶振頻率不準(zhǔn)確及頻率偏移是由多種因素共同作用的結(jié)果，希望大家結(jié)合這篇文章對晶振的使用和設(shè)計有所幫助。

下一篇文章將會為大家重點(diǎn)分析：為什么電路功耗高，晶振選型正確嗎？感興趣的工程師朋友們可以點(diǎn)擊查看。江蘇南山電子是EPSON/愛普生（中國）有限公司授權(quán)代理商，歡迎咨詢選購愛普生晶振，如需技術(shù)支持，請聯(lián)系網(wǎng)站客服或者我們的技術(shù)工程師。